Детальная информация
Синхронная статическая память выполняет все операции одновременно с тактовыми сигналами, в результате чего время доступа к ячейке укладывается в один-единственный такт. В ее структуру введен внутренний двухбитный счетчик адреса.
Как и в работе динамической памяти в памяти статической для увеличения скорости работы применяется пакетное чтение. Время доступа к данным определяется как задержка появления действительных данных на выходе относительно момента установления адреса. Для стандартных микросхем SRAM это время составляет несколько наносекунд. Это позволяет выполнять пакетный цикл чтения 2-1-1-1 (без тактов ожидания).